SonicDB — Cache In-Memory Sub-Milissegundo

SonicDB — Cache In-Memory Sub-Milissegundo

O SonicDB é a camada de aceleração em memória da Era Logic para sistemas de altíssima vazão, controle de sessões distribuídas, rate-limiting em borda e filas de eventos em tempo real. Sua arquitetura multi-thread thread-per-core aproveita 100% dos núcleos modernos sem contenção de locks globais.

Diferente de caches tradicionais single-threaded, o SonicDB escala linearmente com o número de vCPUs do servidor, entregando milhões de operações por segundo com persistência assíncrona segura em NVMe.

Latência p99< 0.15 ms
ArquiteturaThread-per-Core / Shared-Nothing
PersistênciaAOF + Snapshot Binário Compactado
PlataformaLinux x86_64 / ARM64 & macOS

Aceleração de Borda & Controle de Sessão em Tempo Real

Ideal para plataformas financeiras, gateways de API, jogos online e sistemas de autenticação que não toleram gargalos de I/O.

Arquitetura shard-per-core sem lock global para máxima vazão em servidores multi-core.

Estruturas de dados ricas: Strings, Hashes, Listas, Sets, Sorted Sets e Streams.

Snapshots incrementais e log Append-Only (AOF) para recuperação instantânea.

Desempenho Multi-Core Linear

Processa até 4,8 milhões de requisições/segundo em uma única instância bare-metal com latência sub-milissegundo.

  • Compatível com comandos RESP e clientes de cache padrão do mercado
  • Zero alocação desnecessária no caminho crítico de leitura

Arquitetura modular desenhada para resultados

Cada componente do SonicDB foi construído seguindo padrões rigorosos de segurança, observabilidade e facilidade de implantação.

Cache de Sessões & JWT

Cache de Sessões & JWT

Validação instantânea de tokens e permissões em todos os PoPs globais.

Filas & Pub/Sub de Eventos

Filas & Pub/Sub de Eventos

Distribuição de mensagens em tempo real para WebSockets e microsserviços.

Rate Limiting Distribuído

Rate Limiting Distribuído

Proteção de APIs com contadores atômicos de janela deslizante.

Perguntas frequentes sobre o SonicDB

Porque ele particiona o espaço de chaves entre as threads fixadas em cada núcleo de CPU, evitando disputas de mutex e trocas de contexto.